PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-110939

(43) Date of publication of application: 20.04.2001

(51)Int.Cl.

H01L 23/12 H05K 1/09 H05K H05K

H05K

(21)Application number: 11-324475

(71)Applicant: NIPPON CIRCUIT KOGYO KK

(22) Date of filing:

12.10.1999

(72)Inventor: YASUI HIROBUMI

SEKINE YOSHIHIKO SHINODA TOSHIAKI KATO SHINICHI

(54) SEMICONDUCTOR PACKAGE SUBSTRATE AND MANUFACTURING METHOD THEREOF (57)Abstract:

PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor package substrate of high quality at a low cost. SOLUTION: A substrate comprising independent copper circuit patterns comprising no partial electrolytic plating lead wire is formed, and a pattern is formed with a solder resist. An electroless copper is deposited on the entire surface of substrate, and a solder surface is coated with a plating resist, with the electroless copper on a part surface dissolved and removed by etching. The pad of a part surface, copper-plated through hole, pad of solder surface, and electroless copper of solder surface are used as a conductor to precipitate an electrolytic nickel/gold coat on the copper pad of part surface. After the plating resist on the solder surface is removed, the electroless copper of solder surface is dissolved by etching before the pad of solder surface is processed with pre-flux. Thus, with no space for the conductive line for partial electrolytic plating required, an electrolytic nickel/gold coat is formed on a part surface while a preflux coat is formed on a solder surface.



а

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-110939 (P2001-110939A)

(43)公開日 平成13年4月20日(2001.4.20)


| (51) Int.Cl. ⁷ | 識別記号 | | FΙ | | テーマコード(参考) |
|---------------------------|-----------------------|-------------|-----------|--------------|------------|
| H01L 23/12 | ### T | | H05K 1/0 | 09 C | 4E351 |
| H 0 5 K 1/09 | | • | 3/2 | • | 5 E 3 1 7 |
| 3/24 | • | | 3/3 | | 5 E 3 1 9 |
| 3/34 | 503 | | 3/4 | * . | 5 E 3 4 3 |
| | 640 | • | H01L 23/1 | | |
| 3/42 | 040 | 審査請求 | 未請求請求項の | | 最終頁に続く |
| (21)出願番号 | 特願平 11-324475 | | (71)出願人 5 | 598043331 | |
| (PI) EINER (1 | 11.02 1 | | , | 日本サーキット工業株式会 | ≩社 |
| (22)出願日 | 平成11年10月12日(19 | 99. 10. 12) | | 愛知県豊田市神池町2丁目 | 目1236番地 |
| (DE) IIIIM II | 1 3211 10711-11 (10 | | | 安井 博文 | |
| | | | | 愛知県豊田市神池町2丁目 | 1236番地 日本 |
| | 5 . | | 1 | サーキット工業 株式会社 | |
| | | | 1. | 関根 良彦 | |
| | | | | 愛知県豊田市神池町2丁[| 目1236番地 日本 |
| | | | - | サーキット工業・株式会社 | |
| | | | ľ | 篠田 利晶 | |
| | ., | • | | 愛知県豊田市神池町2丁! | 月1236番地 日本 |
| | | · | 1 . | サーキット工業 株式会 | |
| • | | | | リー・イット工業 体以去 | Trt 1 |
| | | | | | 最終頁に続く |

(54) 【発明の名称】 半導体パッケーシ用基板とその製造方法

(57)【要約】 (修正有)

【課題】低コストで高品質の半導体パッケージ用基板の 製造方法。

【解決手段】部分電解メッキ用リード線を有しない夫々独立した銅回路パターンを有する基板を形成し、ソルダーレジストでバターン形成後、基板全面に無電解銅を折出させ、半田面をメッキレジストで被覆して、部品面の無電解銅をエッチングにより溶解除去する。部品面のパッド・銅メッキされたスルーホール・半田面のパッド・ #田面の無電解銅を導通体として使用して、部品面の銅パッドに電解ニッケル/金皮膜を析出させる。半田面のメッキレジストを除去して後、半田面の無電解銅をエッチング溶解して後、半田面のパッドにプリフラックス処理を行う。即ち、本発明は、部分電解メッキ用の導通線のスペースを必要としないで、部品面に電解ニッケル/金皮膜、半田面にプリフラックス皮膜を形成する半導体パッケージ用基板である。



【特許請求の範囲】

【請求項1】半導体素子搭載面に電解ニッケル及び金皮 膜、半田ボール搭載面にプリフラックス皮膜のパッドを 有する半導体パッケージ用基板

【請求項2】銅メッキされたスルーホールを有する回路 基板において、

- 1)ソルダーレジストパターンの形成工程
- 2) ソルダーレジストの表面粗化工程:
- 無電解銅メッキの工程
- 5) 半導体素子搭載面の無電解銅メッキのエッチングエ
- 6)電解ニッケル及び金メッキ工程
- 7) 半田ボール搭載面のメッキレジスト除去工程
- 8) 半田ボール搭載面の無電解銅メッキのエッチングエ
- 9)プリフラックス処理工程

を行うことを特徴とする半導体搭載面に電解ニッケル及 び金皮膜、半田ボール搭載面にプリフラックス皮膜のパ ッドを有する半導体パッケージ用基板の製造方法

【請求項3】無電解銅メッキを、部分電解メッキ用導通 体として使用して後、エッチング除去することを特徴と する請求項2に記載の半導体搭載面に電解ニッケル及び 金皮膜、半田ボール搭載面にプリフラックス皮膜のパッ ドを有する半導体パッケージ用基板の製造方法

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、電子機器、電気機 器、コンピューター、通信機器等に用いられるプリント 基板に係る。更には、半導体を搭載する半導体パッケー ジ用基板に関する。

[0002]

【従来の技術】一般には、基板に回路パターンを形成 後、ソルダーレジストパターン形成を行って後、部分電 解メッキ用導通線で半導体素子搭載面(以下、部品面と 略記する)、半田ボール搭載面(以下、半田面と略記す る) に電解ニッケル及び金メッキ(以下、ニッケル/金 と略記する)を施して、半導体パッケージ用基板を製造 している。

[0003]

【発明が解決しようとする課題】配線の高密度化に伴 い、部分電解メッキ用導通線の確保が困難になって来て おり、細線化、多層化、高密度化に対応してきてはいる が、まだ品質的にも、コスト的にも問題が多い。

【0004】また、半導体パッケージ用基板において、 部品面に対しては、電解ニッケル/金がワイヤーボンデ ィング性において好ましいし、半田面に対しては、ニッ ケル/金皮膜よりもプリフラックス処理皮膜が、半田の 濡れ性、密着性において優れている。しかし、部分電解 メッキ用導通線を確保して、部品面に電解ニッケル/金 50

皮膜を、半田面にプリフラックス処理皮膜を形成するこ とは、操作が複雑になり、製造コストも高くなり問題で ある。

[0005]

【課題を解決するための手段】かかる課題を解決するた めに、BGA基板製造において、電気メッキ用リード線 を有しない夫々独立した銅回路パターンの基板を形成 し、ソルダーレジストでパターン形成後、ソルダーレジ スト表面を粗化し、基板全面に無電解銅を折出させ、半 4) 半田ボール搭載面にメッキレジストを形成する工程 10 田面にはメッキレジストで被覆して、部品面の無電解銅 をエッチングにより溶解除去する。部品面のパッド・銅 メッキされたスルーホール・半田面のパッド・半田面の 無電解銅を導通体として使用して、部品面の銅パッドに 電解ニッケル/金皮膜を析出させる。半田面のメッキレ ジストを除去して後、半田面の無電解銅をエッチング溶 解して後、半田面のパッドにプリフラックス処理を行 う。従来の方法では、部分電解メッキ用導通線は、回路 パターン形成時に同時に形成していたが、本発明の方法 では、回路パターン形成時には、部分電解メッキ用導通 線を形成する必要がなく、無電解銅を導通体として使用 し、電解ニッケル/金皮膜を形成して後、部品面にはワ イヤーボンディング性に優れた電解ニッケル/金皮膜・ を、更に、半田面には半田性に優れたプリフラックス皮。 膜を形成することができる。又、部分電解メッキ用導通 線をなくすことにより、そのスペースを高密度化に使用 すれば、更に、軽薄短小化にも対応できる。

> 【0006】即ち、本発明は、部分電解メッキ用の導通 線のスペースを必要としないで、部品面に電解ニッケル /金皮膜、半田面にプリフラックス皮膜のパッドを有す る半導体パッケーシ用基板である。本発明は、銅メッキ されたスルーホールを有する回路基板において、

- 1)ソルダーレジストパターンの形成工程
- 2) ソルダーレジストの表面粗化工程
- 3)無電解銅メッキの工程
- 4) 半田面のメッキレジスト形成工程
- 5) 部品面の無電解銅のエッチング工程
- 6) 電解ニッケル/金メッキ工程
- 7) 半田面のメッキレジストの除去工程
- 8) 半田面の無電解銅のエッチング工程
- 40 9) プリフラックス処理工程

を行うことによる、部品面に電解ニッケル/金皮膜、半 田面にプリフラックス皮膜を有する半導体パッケージ用 基板の製造方法である。本発明は、無電解銅メッキを、 部分メッキ用導通体として使用し、エッチング除去する ことによる部品面に電解ニッケル/金皮膜、半田面にプ リフラックス皮膜の半導体パッケージ用基板の製造方法

【発明の実施の形態】

【0007】本発明の実施形態について以下に詳述す る。本発明に使用するプリント回路基板は、市販の銅箔 5~7 0 μmと絶縁基材として、エポキシ樹脂、ポリイミド樹脂、ビスマレインイミドトリアジン(BT)樹脂、PPE樹脂を、或いは、該樹脂をガラス繊維、ガラス布或いは紙に含浸させたプリプレーグを重ね合せて銅箔両面基板あるいは多層基板を作成した。その基板の厚さは、0.05~2.4 mmの基板である。

【0008】次に、銅箔面にドリルあるいはレーザーにより穴を形成し、メッキにより導通を確保して後、印刷法あるいはフォトレジストシート法を使用して銅をエッチングにより回路バターンを形成した。本発明に使用するBGA基板、CSP基板は、"プリント回路技術便覧"(プリント回路学会編)を参考にして作成した。プリント回路基板の中でも、特に、半導体パッケージ用のBGA基板、CSP基板において、本発明は優れた効果を発揮する。

【0009】本発明は、半導体パッケージ用の銅メッキされたスルーホールを有する回路基板において、以下の 処理工程を順次行う。

【〇〇1〇】1)ソルダーレジストパターンの形成工程 回路基板の部品面の部分電解メッキすべき個所以外、半田面のプリフラックス処理すべき個所以外の部分にソルダーレジストを塗布する、あるいは、回路基板の各面に 光硬化性ソルダーレジストを塗布して、光硬化して後、未硬化のメッキすべき個所及びブリフラックス処理すべき個所をアルカリ処理してソルダーレジストパターンを形成する。ソルダーレジストは、光硬化型、熱硬化型の各種ソルダーレジストが用いられる。例えば、太陽インキ製造(株) PSR-4000等が挙げられる。塗布の方法は、一般に用いられている塗布の方法、例えば、スクリーン印刷法、ロールコーター法、スプレーコーター法、カーテンコーター法、ディップコーター法等が用いられる。

【0011】2)ソルダーレジストの表面粗化工程 無電解メッキ前に硬化させたソルダーレジスト面を、過 マンガン酸カリウムやクロム酸カリウムでエッチング処 理して粗化し、無電解メッキ銅の密着性を向上する。

【0012】以下の工程で使用する無電解銅メッキ液、ソフトエッチング液、電解ニッケル/金メッキ液、水溶性プリフラックス液については、一般に用いられている薬液が用いられる。

【0013】3) 無電解網メッキの工程

ソルダーレジストの全面は勿論のこと、塗布されなかった基板面の全面に無電解銅メッキを行う。これにより部分電解メッキの導通体を確保する。液の組成は、ロッシェル塩浴、EDTA浴等で、銅メッキを全面に施す。銅の膜厚としては、O.2~1.0μmで、全面が金属銅皮膜で覆われている。

【〇〇14】4)半田面にメッキレジスト形成工程 半田面には、メッキレジスト形成を行う。メッキレジス トを形成することにより、5)部品面の無電解銅のエッ チング工程で、半田面のエッチングを防止する。メッキレジストとしては、液状レジストの塗布やドライフイルムの貼りつけにより形成する。例えば、旭化成(株)社製のサンフォートが用いられる。無電解メッキや電解ニッケル/金メッキに対して変形したり、溶解したり、剥離することのない安定なフィルムを使用する。

【0015】5)無電解網のエッチング工程 この工程は、部品面の無電解網をエッチング除去する工程である。エッチング溶液は、過硫酸塩類、硫酸-過酸 化水素溶液、塩化第二鉄や塩化第二銅の塩酸溶液等の所 謂ソフトエッチング液或いはエッチング液が用いられ る。この方法で、部品面の銅面を粗化した状態にすることにより、電解ニッケル/金メッキ皮膜の密着性を向上 させる効果も有る。

【0016】6)電解ニッケル/金メッキ工程 半田面の無電解網を部分電解メッキ用の導通体として使 用する。半田面のボールパッド・銅メッキされたスルー ホール・部品面のパッドの導通を介して電気的に接続し ており、電解メッキにより、露出している部品面の銅パッド面に電解ニッケル/金皮膜を析出させる。例えば、 ニッケルメッキ条件は、ワット浴、スルファミン酸浴で の電解メッキ、金メッキ条件は、ワイヤボンディング用 金メッキ液、例えば、メルテックス(株)のオウロベ ル、上村工業(株)のオールナ、日本高純度化学(株) のテンペレジスト液等で行う。

【0017】7)半田面のメッキレジストの除去工程 続いて、半田面のメッキレジストを、除去(例えば、ア ルカリ性水溶液で剥離)して、半田面の無電解銅メッキ されたソルダーレジスト面を露出させる。

【0018】8)半田面の無電解銅のエッチング工程 5)の部品面の無電解銅のエッチング工程と同じ方法 で、半田面の不要部分の無電解銅をエッチング除去して 独立銅回路パターンを形成する。この方法で、半田面の 銅面を粗化した状態にし、プリフラックス処理してプリ フラックス皮膜の密着性を向上させる効果も有る。一 方、部品面の電解ニッケル/金皮膜は、このエッチング 工程では溶解等の影響は受けない。

【0019】9)プリフラックス処理工程

半田面にプリフラックス処理を行い、プリフラックス皮膜を形成する。この皮膜は、保存期間中露出している銅面の酸化や汚れの防止、更には、半田付け性の向上を目的に行う。プリフラックス処理としては、いずれの方法も可能であるが、吸着型のプリフラックス処理(例えば、アルキルイミダゾール系の薬液で処理)が、特に有効である。その処理方法は、半田面に浸漬、スプレー等による。

【0020】以上、1)~9)工程を行うことにより、 部品面に電解ニッケル/金皮膜、半田面にプリフラック ス皮膜のバッドを有する半導体パッケージ用基板を製造 50 することができ、その製造方法を確立した。

[0021]

【実施例】以下、本発明の実施例を図面に基づいて説明する。使用したBGA基板は、"プリント回路技術便覧"(プリント回路学会編)を参考にして、部分電解メッキ用リード線を有しない独立した銅回路パターンの基板を形成して使用した。

1)ソルダーレジストパターンの形成工程

本発明で使用したソルダーレジストは、太陽インキ製造 (株)のPSR-4000である。銅回路パターンを形成した基板の両面にソルダーレジストをスクリーン印刷 10 法で塗布し、紫外線露光後、アルカリ現像してパターンを形成した。

2) ソルダーレジストの表面粗化工程

ソルダーレジストパターンを形成した基板を、アルカリ 性過マンガン酸カリウムにて処理し、ソルダーレジスト 表面のエッチングを行った

【図1】。

3)無電解銅メッキの工程

ロッセル塩浴で全面に無電解銅皮膜を析出させる。銅の膜厚は、0.3μmであった。外観検査で無電解銅メッキの膜の状態を観察したが、銅メタルが全面に均一に密着性良く析出していた

【図2】。

4) 半田面にメッキレジスト形成工程 半田面にドライフイルムを貼りつける

【図3】。使用したドライフイルムは、旭化成(株)の 製品:サンフォートである。

5) 部品面の無電解銅のエッチング工程

部品面に析出している無電解メッキで析出した銅を、硫酸ー過酸化水素溶液に漬けて、ソルダーレジスト面や基板面の銅パッドに析出した無電解銅をエッチングにより除去する。ソルダーレジスト面の銅は完全に除かれ、銅パッド面は無電解銅が溶解して、粗面化されていた

【図4】。半田面のドライフイルムは、変形したり、剥離したりは全く起っていなかった。半田面の無電解銅と部品面のパッドの銅面の導電性を調べ、完全に導通していることも確認した。

6) 部品面の電解ニッケル/金メッキ工程 ワット浴(NiSO4 - NiCl2 - H3BO4 溶液) に基板をセットして、半田面の無電解網を電気メッキの 40 陰極と接続して、電気メッキ(1A/dm²×20分) を実施した。続いて、メルテックス(株)のオウロベル に基板を移して、電気メッキ(0.3A/dm²×3分)を行い、ニッケル面上に金が析出していた

【図5】。ニッケル/金皮膜のメッキ厚は、蛍光X線膜厚計により確認し、ニッケルメッキ厚は5μm、金メッキ厚は0.5μmであった。一方、半田面には、全くニ

ッケル/金の金属の析出は認められなかった。

7) 半田面のメッキレジストの除去工程

アルカリ溶液に基板を漬けて、半田面のドライフイルム を完全に溶解除去して、無電解銅メッキされた基板面を 露出させた

【図6】。この操作により部品面のニッケル/金メッキ 皮膜は、全く変化していなかった。

- 8) 半田面の無電解銅のエッチング工程
- 5)の部品面の無電解銅のエッチング工程と同じ方法 で、過酸化水素 - 硫酸溶液で、半田面の無電解銅をエッ チング除去した

【図7】。無電解銅は完全に溶解し、ソルダーレジスト面と半田を搭載する粗化された銅パッド面及び基材樹脂表面が確認出来た。この操作によっても、部品面のニッケル/金メッキ面は全く変化していなかった。

9) プリフラックス処理工程

メック (株) 製メックシール (CL-5824SN) 溶液に、基板を漬けて半田面の銅表面を処理する。その条件は、30℃×1分が適していた。反射型のIR測定機で、銅表面には錯体が形成されていることを調べ、銅の全面にイミダゾール錯体の皮膜が形成されている事を確認した。一方、ニッケル/金皮膜は、イミダゾールに係る吸収スペクトルは全く確認できなかった

【図8】。以上の結果から、部品面にニッケルノ金皮膜、半田面にプリフラックス皮膜のパッドを有する半導体パッケージ用基板を確認した。部品面にニッケル/金皮膜、半田面にプリフラックス皮膜のパッドを有する半導体パッケージ用基板は、部品面に半導体を搭載して、半導体とニッケル/金皮膜のパッドに金ワイヤボンディングをして接続し、ワイヤボンディングのプル(Pull)強度を、半田面のプリフラックス皮膜には半田ボールを搭載して、半田ボールのシアー(Shear)強度を試験した。その結果、ワイヤボンディングのプル強度も、半田ボールのシアー強度も共に優れた効果を示した事を確認した。各20点の結果を、比較例の結果と比較できる様に、一緒に纏めて表記する。

[0022]

【比較例】実施例で使用したのと同じ基板に、6)のニッケル/金皮膜をつけないパッドに対して金ワイヤボンディングを行ったが接続できなかった。ニッケル/金皮膜をつけたパッドでは、実施例と同じワイヤボンディングのプル強度を示した。また、プリフラックス皮膜を有しないパッドや、ニッケル/金皮膜では、半田ボールは搭載できるが、ボールシアー強度においてやや低い結果となった。一方、プリフラックス皮膜のパッドは、半田ボールのシアー強度において実施例の値と同じ程度の強度を示した。

| 7 | • | | 8 |
|----------|---------|---------------------|------------|
| | | ボールシアー強度 | プル強度(金線径:も |
| | | (ボール径: o = 0.76m m) | = 30 µ m) |
| | * | (単位: kg) | (単位:g) |
| 头 | | 1. 7~1. 9 | 22~28 |
| | ニッケル/金 | 1.3~1.5 | 22~28 |
| | プリフラックス | 1. 7~1. 9 | - (*1) |
| | 未処理の銅 | 1. 4~1. 6 | - (*1) |

*1: ワイヤポンディング不可

- [0023]

【発明の効果】部品面にニッケル/金皮膜、半田面にプリフラックス皮膜のパッドを有する半導体パッケージ用基板は、ニッケル/金皮膜のパッドと金ワイヤボンディングの密着性、及び、半田面のプリフラックス皮膜の半田ボールの密着性及び濡れ性において共に優れた効果を有する。又、削除された部分電解メッキ用配線部を活用する事により軽薄短小化にも対応できる。

【図面の簡単な説明】

【図1】両面にソルダーレジストのパターンを形成した プリント回路基板

【図2】全面に無電解銅皮膜を析出したプリント回路基 板

【図3】半田面にメッキレジストを貼りつけたプリント 回路基板

【図4】部品面の無電解銅皮膜を溶解したプリント回路 基板

【図5】部品面に電解ニッケル 金皮膜を形成したプリ*

*ント回路基板

【図6】半田面のメッキレジストを除去したプリント回路基板

10 【図7】半田面の無電解銅皮膜を溶解したプリント回路 基板

【図8】部品面に電解ニッケル/金皮膜、半田面にプリフラックス皮膜を形成した半導体パッケージ用基板 【符号の説明】

1: 絶縁層

2: 銅パターン

3:銅メッキされたスルーホール

4:ソルダーレジスト面


5:無電解銅メッキ面

0 6:メッキレジスト面

7:粗化された銅パターン面

8:電解ニッケル/金メッキ皮膜

9:プリフラックス皮膜



フロントページの続き

(51) Int. Cl. 7

識別記号

FI HO1L 23/12 テーマコード(参考)

(72)発明者 加藤 伸一

愛知県豊田市神池町2丁目1236番地 日本 サーキット工業 株式会社内 Fターム(参考) 4E351 BB33 BB35 CC06 CC07 DD04 DD06 DD19 DD24 GG14 SE317 BB12 BB13 CC32 CC33 CD25 GG03 GG14 SE319 AC01 CD21 GG03 DD43 GG02 SE343 BB23 BB24 DD33 DD43 GG02